

МЕТОД КОРЕКЦІЇ ПОЛОЖЕННЯ ІМПУЛЬСІВ У ДВОРІВНЕВИХ ЦИФРОВИХ ОБЧИСЛЮВАЛЬНИХ СИНТЕЗАТОРАХ ЧАСТОТИ

Розглянуто метод зменшення фазових шумів у дворівневих швидкодіючих цифрових обчислювальних синтезаторів – DDS. Розроблено структурну схему та проведено математичне моделювання дворівневих синтезаторів частоти із покращеними характеристиками фазових шумів. Застосування запропонованих структур синтезаторів дозволить покращити спектральні характеристики (амплітудні та фазові) синтезованих сигналів.

Ключові слова: фазовий шум, АЦП, ЦАП, прямий синтезатор частоти, фазовий акумулятор, ADC, DAC, phase noise, direct frequency synthesizer (DDS), jitter elimination.

О.І. ПОЛІКАРОВСЬКИХ, І.А. МОСТОВІЮК

Хмельницький національний університет

МЕТОД КОРЕКЦІЇ ПОЛОЖЕННЯ ІМПУЛЬСІВ У ДВОРІВНЕВИХ ЦИФРОВИХ ОБЧИСЛЮВАЛЬНИХ СИНТЕЗАТОРАХ ЧАСТОТИ

Abstract - The method of reducing phase noise in two-level high-speed digital computer synthesizers - DDS. The block diagram and performed mathematical modeling of two-level frequency synthesizer with enhanced phase noise performance. Application of the proposed structures of synthesizers allow to improve the spectral characteristics (amplitude and phase) of the synthesized signals.

Ключові слова: фазовий шум, АЦП, ЦАП, прямий синтезатор частоти, фазовий акумулятор, ADC, DAC, phase noise, direct frequency synthesizer (DDS), jitter elimination.

Постановка задачі

Проаналізуємо форми вихідних сигналів дворівневих синтезаторів частоти. Для цього проведемо порівняння трьох типів акумуляторів фази: на основі накопичувального суматора (надалі - Σ), на основі мікросхеми – проріджувача тактової послідовності (надалі - IE8), на основі часо-імпульсних перетворювачів (надалі - DDSq). Ці три типи акумуляторів фази, які широко відомі у літературі [1], розмістимо на єдиному кристалі програмованої-логічної схеми (Було використано мікросхему фірми Altera EPM7128SLC84-7). Схема електрична принципова блоку акумуляторів фаз установки показана на рис.1.




Рис.1. Схема електрична принципова блоку акумуляторів фази у середовищі проектування MAX + plus II 10.0 BASELINE [4]

Комп'ютерне моделювання роботи схеми у середовищі проектування MAX + plus II 10.0 BASELINE

показало, що форма вихідного сигналу має періодичну структуру, проте відстані між нуль переходами не є екувідистантними. Дивись рисунок 2. Массив входів D[7..0] задає вхідний код перетворювача, вихідні сигнали накопичувального суматора і напівсуматора секвент з'являються відповідно на виходах c_sum та Fc_pir.




Рис.2. Вихідні сигнали напівсуматора секвент та накопичувального суматора у середовищі проектування MAX + plus II 10.0 BASELINE [4]

Отже ми починаємо оперувати поняттям секвентності у цифрових синтезаторах частоти. Секвентність – величина відношення кількості коливань на інтервалі до тривалості часового інтервалу:

$$S = \frac{i}{T}.$$

Поняття „період коливань”,

$$\tau = \frac{1}{f},$$

та „довжина хвилі”,

$$\lambda = \frac{g}{f},$$

пов'язані з частотою. Перехід від частоти f до секвентності S приводить до більш загальних понять: середній період коливань

$$\tau = \frac{1}{S}$$

та середня довжина хвилі

$$\lambda = \frac{g}{S},$$

де g – середня швидкість розповсюдження нуля, для якої характерно те, що вона не може бути швидшою за швидкість поширення енергії сигналу. Більш детально причини появи терміну „секвентність” розглянуті у [4,5]. Нерівномірне положення фронтів переходів призводить до появи періодичних складових у спектрі вихідного сигналу. Для їх зменшення використовують багаторазне ділення вхідної послідовності, що призводить до втрати максимальної синтезованої частоти. Розглянемо альтернативні способи корекції положення імпульсу.

Аналіз досліджень та публікацій

В статті [1] висвітлено метод зменшення відхилення вихідних імпульсів акумулятора фази від деякого середнього положення, за допомогою спеціальних складних схем інтерполаторів. Принцип роботи методу заснований на ідеї, що інтеграл аналогово-цифрового перетворювача на вхід якого потрапляє сигнал з фазового акумулятора зростає за пилкоподібним законом поки зростає значення приросту фази на виході фазового акумулятора. Це означає, що пересічення між зростаючими сегментами інтегралу та деяким базовим рівнем постійного струму є екувідистантною, таким чином може бути застосований компаратор для рівномірного розподілення вихідних імпульсів синтезатора, чие положення точно співпадає з частотою повторення носійних імпульсів. Важливою перевагою такого синтезатора є відсутність постійного запам'ятовуючого пристрою, який є обов'язковим елементом класичного DDS синтезатора.

Вирішення завдання

Хоча така ідея знаходить своє застосування у техніці синтезу, проте метод характеризується

низькою швидкістю та зменшується максимально можлива синтезована частота. В пропонуваній роботі розглянуто метод формування дворівневого синтезованого сигналу, із корекцією кожного вихідного імпульсу фазового акумулятора відносно опорної частоти, що дасть можливість підняти максимальну синтезовану частоту і зменшити фазові шуми синтезатора.




Рис.3. Блок схема акумулятора фази [2]

Акумулятор фази, що представлений на рис.3 складається з паралельного суматора і паралельного регістра. Елемент І (AND) перетворює імпульси переносу, що не повертаються до нульового рівня у імпульси з поверненням до нульового рівня.

Акумулятор виконує для кожного тактового імпульсу k додавання за модулем M вхідного коду N та попереднього результату підсумовування ($M = 2^m$, де m – розрядність суматора). Поки N є дільником M , вихідна імпульсна послідовність є нерегулярною. Ця нерегулярність може бути чисельно описана в термінах відхилення положення імпульсу. Це число визначається як інтервал між ідеальним положенням імпульсу і його реальним положенням t_i . Ідеальне положення i -го вихідного імпульсу в i -му часовому інтервалі, а середній міжімпульсний інтервал $T_{cp} = 1/f_0 = M/NT_{clk}$. Відхилення положення імпульсу може бути описане як

$$\varepsilon_i = iT_{cp} - t_i = (i \frac{M}{N} - \theta(i))T_{clk} \quad (1)$$

де $\theta(i)$ безрозмірний коефіцієнт положення імпульсу, що визначається на тактовому інтервалі.

Вираз (1) обрховується для особливого стану акумулятора. За визначенням, робота акумулятора може бути описано

$$a_k = a_{k-1} + N(\text{mod } M). \quad (2)$$

Коли результат додавання за модулем M менший ніж звичайне додавання ($a_{k-1} + N \geq M$), то виникає імпульс переносу $y_k = 1$. Вираз (2) легко перетворюється у наступну форму

$$a_k = a_{k-1} + N - y_k M = a_0 + kN - iM, \quad (3)$$

де a_0 початковий стан акумулятора та i визначається як

$$i = \sum_{j=1}^k y_j. \quad (4)$$

Відмітимо, що i – має значення номеру вихідного імпульсу після нульового тактового циклу до k -го імпульсу. Заміна $k = \theta(i)$ в (3) так що вираз для моменту появи i -го вихідного імпульсу набуде вигляду

$$\frac{a_{\theta(i)}}{N} = \frac{a_0}{N} + \left\{ \theta(i) - \frac{iM}{N} \right\}. \quad (5)$$

Розглянувши (1) ми бачимо, що вираз у дужках, що множиться на T_{clk} , являє собою відхилення i -го імпульсу взятє з оберненим знаком. Відповідно

$$\varepsilon_i(a_0, N) = -\frac{1}{N} \cdot \{a_i(a_0, N) - a_0\} \cdot T_{clk} \quad (6)$$

У разі нульового значення акумулятора фази $a_0 = 0$ вираз (6) набуде вигляду

$$\varepsilon_i(N) = -\frac{a_{\theta(i)}}{N} \cdot T_{clk} \quad (7)$$




Рис.4. Графічна інтерпретація відхилення положення імпульсів у фазовому акумуляторі на основі накопичувального суматора

Що означає - реальне положення імпульсу завжди має затримку по відношенню до їх ідеальної позиції. Вираз (7) відноситься до випадку коли ідеальне положення імпульсу точно співпадає з тактовим імпульсом що скидає акумулятор у 0. Цей випадок представлено на рис.4, де ідеальне положення імпульсу відповідно до (7) це «ідеальна імпульсна послідовність». Для того щоб реалізувати процес інтерполяції із застосуванням перемикачів із підходящою затримкою для кожного імпульсу переносу, необхідно щоб імпульси переносу випереджали відповідні їм ідеальні імпульси. Отже буде зручно вирішити щоб ідеальна імпульсна послідовність була затримана на один тактовий період. Таким чином положення імпульсу можна описати виразом

$$\varepsilon'_i(N) = T_{clk} + \varepsilon_i(N) = \frac{N - a_{\theta(i)}}{N} \cdot T_{clk} \quad (8)$$

Імпульсна послідовність (8) представлена на рис 2. як «ідеальна вихідна імпульсна послідовність». З виразу (8) можна визначити необхідну затримку для того, щоб вихідна імпульсна послідовність стала ідеальною.

На основі вище викладеного методу запропонуємо функціональну схему синтезатора (рис.5) з корекцією положення імпульсу.

Кожен імпульс переносу розпочинає процес інтегрування коду частоти N , який перетворюється у аналогову форму у ЦАП 2. Вихід інтегратора порівнюється із аналоговим представленням $N - a_{\theta(i)}$.

$$\frac{1}{T_{clk}} \int_0^t N d\tau = N - a_{\theta(i)} \quad (9)$$

В момент порівняння ми отримуємо час необхідний для затримки імпульсу для досягнення ідеального положення - $t = \varepsilon'_i(N)$




Рис.5. Функціональна схема запропонованого дворівневого синтезатора

Висновки

Розглянуто принципи організації високошвидкісних дворівневих цифрових синтезаторів частоти із покращеними спектральними характеристиками. Розроблено математичну модель виникнення похибок часового положення імпульсів синтезованих імпульсних послідовностей. Запропоновано новий метод формування дворівневого сигналу з корекцією положення імпульсу, що дасть можливість значно покращити спектральний склад синтезованого сигналу. Запропоновано функціональну схему синтезатора, яка може бути застосована для реалізації практичних схем дворівневих синтезаторів частот.

Література

1. Манасевич В. Синтезаторы частот. Теория и проектирование: Пер. с англ. / Под ред. А.С. Галина. – М.: Связь, 1979.
2. Yuanwang Yang. A Novel DDS Structure with Low Phase Noise and spurs / Yuanwang Yang // UESTC, Chengdu. – 2011.
3. Vankka J. Direct Digital Synthesizers: Theory, Design and Applications/ Vankka J. // Helsinki University of Technology. – 2000. – С. 192.
4. Полікаровських О.І. Генератори секвентності сигналів та їх основні недоліки / О.І. Полікаровських, І.В. Троцишин // ВІСНИК ТУ ПОДІЛЛЯ. – 2004. – №1. – С. 79-84.
5. Полікаровських О.І. Порівняльний аналіз роботи синтезаторів на базі напівсуматорів секвент та накопичувального суматора / О.І. Полікаровських, І.В. Троцишин // Вісник ТУ Поділля. – №1. – 2005. – С. 193-198.

References

1. Manasseych V. Syntezator chastot. Teoryia y proektyrovanye Moscow. Sviaz, 1979.
2. Yuanwang Yang A Novel DDS Structure with Low Phase Noise and spurs. UESTC, Chengdu. 2011.
3. Vankka J. Direct Digital Synthesizers: Theory, Design and Applications Helsinki University of Technology. 2000. P. 192.
4. Polikarovskiykh O.I., Trotsyshyn I.V. Heneratory sekventnosti syhnaliv ta yikh osnovni nedoliky. Khmelnytskyi. Measuring and Computing Devices in Technological Processes. 2004. Volume1. PP. 79-84.
5. Polikarovskiykh O.I., Trotsyshyn I.V. Porivnialnyi analiz roboty syntezatoriv na bazi napivsumatoriv sekvent ta nakopychuvalnoho sumatora. Visnyk Khmelnytskoho natsionalnoho universytetu. Khmelnytsky. 2005. Volume 1. PP. 193-198.

Рецензія/Peer review : 21.3.2013 р.

Надрукована/Printed : 7.4.2013 р.

Рецензент: д.т.н., проф. Троцишин І.В.