ПАРАЛЕЛЬНО-ПОСЛІДОВНІ АНАЛОГО-ЦИФРОВІ ПЕРЕТВОРЮВАЧІ З КОРИГУВАННЯМ ПОХИБОК НЕЛІНІЙНОСТІ
PARALLEL-SEQUENTIAL ANALOG-DIGITAL CONVERTERS WITH NONLINEARITY ERROR CORRECTION
Сторінки: 53-58. Номер: №4, 2023 (323) 
Автори:
БОРТНИК Геннадій
Вінницький національний технічний університет
https://orcid.org/0000-0001-7083-2775
e-mail: bgen88@gmail.com
БОРТНИК Сергій
Вінницький національний технічний університет
https://orcid.org/0000-0002-4290-1750
e-mail: sbortnyk@gmail.com
БРИЛЬ Михайло
Вінницький національний технічний університет
e-mail: mishkabrill@gmail.com
МЕЛЬНИЧУК Степан
Івано-Франківський національний технічний університет нафти і газу
https://orcid.org/0000-0002-6973-4235
e-mail: stepan.melnychuk@ukd.edu.ua
BORTNYK Gennadiy, BORTNYK Serhii, BRYl Mykhailo
Vinnytsia National Technical University
MELNYCHUK Stepan
Ivano-Frankivsk National Technical University of Oil and Gas
DOI: https://www.doi.org/10.31891/2307-5732-2023-323-4-53-58
Анотація мовою оригіналу
У роботі запропоновано метод підвищення роздільної здатності паралельно-послідовних аналого-цифрових перетворювачів (ППАЦП) за рахунок коригування похибок нелінійності. Наведено структурні схеми ППАЦП, що базуються на інтегральному та диференціальному коригуванні похибок нелінійності АЦП.
Розроблені ППАЦП дозволяють виконувати перетворення сигналів у широкій смузі частот і характеризуються високою роздільною здатністю та відповідністю похибок перетворення задекларованій роздільній здатності АЦП.
Аналіз ефективності запропонованого методу підтвердив, що завдяки розробленому методу вдається підвищити ефективну розрядність 12-розрядного швидкодійного ППАЦП на 1,9 біта у смузі високих частот.
Ключові слова: аналого-цифрові перетворювачі, похибки нелінійності, роздільна здатність, ефективне число розрядів.
Розширена анотація англійською мовою
The paper proposes a method for increasing the resolution of parallel-to-sequential analog-to-digital converters (PSADCs) by correcting nonlinearity errors. It is proved that the PSADCs with adjustment functions as a two-stage ADC. The first ADC (ADC1) converts the input signal into a code . Upon the signal of the end of the conversion in ADC1, the second ADC (ADC2) is started, which converts the remaining signal into a code . The total correction value is formed in the adder, which corrects the conversion error in ADC1. At the end of the conversion, the ADC1 code is summed with the correction in the adder. This result is then summed at the end of the conversion in ADC1 with the source code of ADC2. As a result, the adjusted n-bit conversion result is read from the output of the adder.
Structural schemes of PSADCs based on integral and differential correction of ADC nonlinearity errors are given. The considered structures of PSADCs do not require the use of an accurate digital-to-analog converter at the stage of determining bit errors. The proposed correction method makes it possible to remove progressive errors directly from high-speed PSADCs due to the fact that the corrective action in it is carried out in digital form.
The developed PSADCs enable signal conversion in a wide frequency band and are characterized by high resolution and conversion error compliance with the declared resolution of the ADC.
An analysis of the effectiveness of the proposed method of improving the resolution of the PSADCs was performed. NI Multisim 11.0 circuit simulation package was used to quantitatively evaluate the performance of the PSADCs with correction of nonlinearity errors. At the same time, the output signal of the ADC was studied in the frequency domain, that is, the numerical parameters of the spectrum of the analog equivalent of the ADC output signal were analyzed. The simulation results made it possible to state that the method of digital correction of PSADCs nonlinearity errors makes it possible to increase the effective bit rate of the converter by 1.9 bits.
Keywords: analog-digital converters, nonlinearity errors, resolution, effective number of bits.
